This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

LAMINATED SEMICONDUCTOR SUBSTRATE

Patent Number:

JP3036717

Publication date:

1991-02-18

Inventor(s):

OKUDA KOJI

Applicant(s):

FUJITSU LTD

Requested Patent:

P3036717

Application Number: JP19890172168 19890703

Priority Number(s):

IPC Classification:

H01L21/20; C30B29/40; C30B29/68; H01L29/203

EC Classification:

Equivalents:

Abstract

PURPOSE: To obtain a semiconductor substrate which is provided with a rejection formation layer with less defect density by forming a buffer layer structure which is superb in dislocation propagation

CONSTITUTION: When forming a laminated type semiconductor substrate in a structure where a compound semiconductor single crystal such as GaAs is subjected to epitaxial growth on an Si substrate, stress caused by lattice mismatching was eliminated by generating misfit dislocation on a single crystal Si substrate 1, namely a fully thick InGaAs layer 2 which is sufficient for generating misfit dislocation is provided, a GaAs layer 3 which is doped with Zn is provided on it in a thickness so that no stress generated by misfit dislocation is eliminated, an InGaAs layer 4 is provided on it in a thickness so that no stress caused by misfit dislocation is eliminated, and then a target layer GaAs layer 5 is provided on it, thus enabling motion speed of a dislocation 7 being extended to the GaAs layer 3 to be large, frequently forming a loop in combination with other dislocations of the same type, and limiting dislocation density within the GaAs layer 5 which is the element formation layer. Zn which is doped to the GaAs layer 3 promotes move of dislocation.

Data supplied from the esp@cenet database - I2

⑩日本國特許庁(JP)

(1) 特許出頭公開

@公開特許公報(A)

平3-36717

Dint. Cl. 5

識別記号

庁内整理番号

❷公開 平成3年(1991)2月18日

21/20 29/40 29/68 H 01 L C 30 B 29/203 7739-5F 7158-4G 7158-4G

-5F

審査請求 未請求 請求項の数 1 (全6頁)

❷発明の名称

H 01 L

積層型半導体基板

願 平1-172168 创特

平1(1989)7月3日 頤 御出

明者 何発

田

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内 神奈川県川崎市中原区上小田中1015番地

富士通株式会社 願 人 创出

弁理士 井桁 四代 理人

発明の名称

2 特許請求の範囲

単結晶 S I 基板上に、

Siより格子定数が大である第1の化合物半線 体の第1の馬が、ミスフィット転位の発生する厚 さより大なる厚さに結晶軸を合わせて堆積形成さ

前紀第1の用上に、第1の半選体に格子定数が 近似する第2の化合物半導体であっててnかドー プされた半導体階が、ミスフィット転位の発生す る厚さより小なる厚さに結晶軸を合わせて堆積形 成され、

前記第2の化合物半導体層上に、前記第1の化 合物半導体の第2の目がミスフィット転位の発生 する厚さより小なる厚さに結晶軸を合わせて堆積 形成され、

前記第2の藩上に前記第2の化合物半導体票が

結晶軸を合わせて堆積形成されていることを特徴 とする根隔型半珠体基板。

発明の詳細な説明

(概 要)

本発明はSI基板上にGaAsの如き化合物半 選体単結晶をエピタキシャル浪長させた講道の機 展型半導体基板に関わり、

各板とエピタキシャル成長房の界面に発生する ミスフィット転位の伝播を抑制する効果がより便 れたものである積層型パッファ構造を提供するこ とを目的とし、

上記例の如くエピタキシャル成長層がGaAs である場合、

単結晶Si番板上に、格子不整合に起因する応 力をミスフィット転位の発生によって解視させた InGaAs 吹いはGaAsP層を扱け、

その上にミスフィット転位の発生による応力解 術のない厚さにGaAs層を設け、

またその上にミスフィット転位の発生による応

力解消のない存さにしn G a A s 攻いは G a A s P 暦を設け、

更にその上に目的語であるG a A s 頭を投けた 結成とする。

(産業上の利用分野)

本発明はSI基板上にGaAsの如き化合物半 導体単結晶をエピタキシャル成長させた構造の積 圏型半導体基板に関わり、特に応力層を介在させ てミスフィット転位の伝播を抑制した積減型半導 体基板に関わる。

近年、電子的特性がSIより優れたGaAsを 仮に素子を組み込んで最相回路を形成することが 行われるようになった。その場合、GaAs系板 は全体がGaAsであるものよりも、支持体部分 はSIで素子形成層のみGaAsであるものの方 が、最低的強度が大であり、経済性も持っている とから、単結晶SI基板にGaAs層をエピタ キャル成長させた集積回路用基板が有額である と類様されている。

A s 暦をパッファ間として介在させるものがある。 関図の21は S i 基板、23は例えば 450℃で成長させた低温 G a A s 層、22は600~700 ℃で成長させた G a A s 暦である。

また、第4図(山ではパッファ間として観放を GaPからGaAsに連続的に変化させた傾斜組 成(グレーデッド) 暦24を用いている。即ち、5! 慈 板21に接する部分はGaPの組成でエピタキンヤ ル城長を開始し、次第にAs成分を増して最終的 にはGaAsとしたパッファ層を形成し、その上 にGaAs層22を成長させている。

これらの処理は最終成長期である G a A s 層の 欠陥低減にはかなりの効果を有するものの、転位 の伝播を阻止するという点では十分とは含い繋い ものである。

第4図(C)はSI基板21と目的とするGaAs層 22の間にGaAsPとGaPから成る超格子層25 およびGaAs/GaAsPの超格子層26を介在 させたものである。これ等の超格子は歪超格子と 呼ばれ、素子形成層中の転位密度を減少させる

ところがSIに比べGaAsは格子定数が約4 %大であるため、こ ような構成の集積回路基板 を遊常の気相成長法などで形成しようとすると、 SIとGaAs 格子不整合に起因する転位(3 スフィット転位)が発生し、転位線が成長層中に 伝復することが起こる。成長層の転位密度が大で あると形成されたボ子の特性に悪影響が及ぶので、 このような転位の伝播は極力阻止しなければなら ない。

(従来の技術と発明が解決しようとする課題)

ヘテロ・エピタキシャル界面に生ずるミスフィット転位を成長層に伝播させないためには、間に バッファ層を介在させることが行われている。 バッファ層を設けることの直接の目的は必ずしも低位伝播の抑制とは限らないが、 結果的に素子形成層の結晶欠陥を減少させる効果を示すこともあり、どのようなバッファ層が有効かということで、従来様々な構造や処理が提案されている。

例えば、第4回回の如く、低温で成長したGs

に有効であるが、構造が複雑であり、関形成のた めに積密な制御が要求される。

本発明の目的は、簡単な構成で転位伝播関止機能の優れたパッファ 層構造を提供することであり、 欠陥密度の低い素子形成層を鍛えた半導体基板を 提供することである。

(課題を解決するための手段)

上記目的を連成するため、本発明の根隔型半導 体益板は

単結晶S1巻仮上に、

S 1 より格子定数が大である第1の化合物半課体の第1の層が、ミスフィット転位の発生する厚さより大なる厚さに結晶軸を合わせて単模形成され

前記第1の居上に、第1の半導体に格子定数が 近似する第2の化合物半導体であって2nがドー プされた半導体階が、ミスフィット転位の発生す る厚さより小なる厚さに結晶軸を合わせて堆積形 成され、 前記簿2の化合物半導体層上に、前記簿1の化合物半導体の第2の層がミスフィット転位の発生する厚さより小なる厚さに結晶軸を合わせて堆積形成され、

前記第2の順上に前記第2の化合物半導体層が 結晶軸を合わせて堆積形成された構成となってい る。

(作用)

ミスフィット転位は、格子定数の窓が大である ほど多く発生するのは当然であるが、同時に、成 長階の厚みが大となることによっても発生する。 これは、成長層の駅子原数が小である間は歪応力 を内包した層が成長するが、層厚が増し、応力の 累積値が大となると転位が発生して応力を解放す るからである。

また、転位はそれも内包する結晶空間の熱エネルギャ応力によって移動し、転位どうしが結合して消滅したり、ループを形成することが起こる。 そうなると転位はそれ以後の成長層には伝播しな

は同図(4)に書き込まれたようにミスフィット転位 6が生じている。転位の発生によって応力は解放 されているため、同図(4)に催かれる如く、基板 1 と第1の層2には、層2の上部を除いて応力は内 在しない。

図中のミスフィット転位6は刃状転位の如く権かれているが、螺旋転位成分を持つ転位7は廃成長方向に延在し、2nfープGaAs層3にまで伝播している。

所2の上にエピタキシャル成長された2 n F ープ G a A s 属 3 は、浮みを制限されたものであるため I n G a A s 属 2 との格子定数をによいる。の発生は無く、応力を内包して形成されている。同図は G a A s のそれより若干大であるから、全のは引張りに対するの力が加えられ、それに対する応力のであり、左側が圧縮に対する応力である。

GaAs用3の上には、やはりミスフィット転

いから、応力場の存在によっても転位の伝播が即 朝されることになる。

更に、応力場による転位の移動に於いて、その 始品にドープする不統物の種類によって転位の動 自品さが変化すること、例えば G a A s に 2 n を ドープすれば転位が動き B くなることも知られて いる。

第1回は、後出の第1の実施例の構造における作用を説明する例で、同図(a)は横原構造を示す断面模式図、同図的及び(c)は各層の格子定数と応力を示す線図である。以下、これ等の図面を参照して本発明の作用を説明する。同図(a)の1はSi 基級、2は第1の1n G a A s 層、4 は第2の1n G a A s 層、5 は果子形成層のG a A s 層である。2 つの1n G a A s 層は実施例では意図的に異ならせているか、ここでは図じとする。

各層の格子定数は第1図似に示されるように分布しており、SI基板IとInG A A S 層 2 の間の格子定数の控が大きいことから、両者の界間に

位を生じない厚さに第2の1 n C a A s 第 4 が設けられ、図にの知き応力分布を示している。 C a A s 暦 3 はその上下を格子定数の大きい 1 n G a A s 層で快まれているため、強い引張り力を受けてそれに対する応力を内包している。

このような状況では、CaAs層3に延在する 転位7の運動速度は大となり、同種の他の転位と 結合してループを形成することが多くなる。使っ で第2の1nGaAs層4まで延在する転位は極 めて僅かとなり、更に終1nGaAs層でもルー が形成されると素子形成層であるGaAs中の 転位密度は更に低減されることになる。GaAs 層3にドープされたZnは、上述の如く転位の移 動を促進するものである。

(実施例)

第2回は本発明の第1の実施例の構造を示す断 面視式図である。以下、該図面を参照しなから説 明する。

SI 板II上にてnがドープされたIngGa.

- A * $(0.005 \le x \le 0.05)$ 孫 12 が推模形成されている。 接層は T M I 、 T M G、 T E G、 アルシン (AsH_s) などを原料とする周知の M O C V D 法によって $x \in A$ といれたも であり、他の堆積形成層も同様に M O C V D により $x \in A$ といれて $x \in A$ といれる。 $x \in A$ といれて $x \in A$ といれる。 $x \in A$ といれるは $x \in A$ といれる $x \in A$ といれる $x \in A$ というない $x \in A$ をいうない $x \in A$ というない $x \in A$ をいうない $x \in A$ をいうない $x \in A$ というない $x \in A$ をいうない $x \in A$ というない $x \in A$ をいうない $x \in A$ をいうない $x \in A$ というない $x \in A$ というない $x \in A$ というない $x \in A$ をいうない $x \in A$ というない $x \in A$ というない $x \in A$ というない $x \in A$ をいうない $x \in A$ をいうない $x \in A$ というない $x \in A$ は $x \in A$ というない $x \in A$ というない $x \in A$ をいうない $x \in A$ というない $x \in A$ というない $x \in A$ をいうない $x \in A$ をいうない $x \in A$ というない $x \in A$ というない x

接隔12の厚さは略20amであり、ミスフィット 転位が発生するのに十分な厚さであるから、転位 の発生によって応力は解放された状態となってい

その上に2nがドープされたGaAs層iPが略 40nmの厚さに堆積形成されている。液層と下地のInGaAs層とは第4回に示されるように格 子定数の差は束り大きくないので、この厚さでも ミスフィット転位は発生せず、格子不整合に基づ く応力がGaAs層12に存在する。格子定数は InGaAsの方が大であるから、GaAs層に は引張り力が加わっている。

既に述べた如く、転位の移動を途やかならしめるためである。ドープ量は10'°~10''ce-"程度が適当である。また、第12及び層14に2mがドープされているのも転位伝播抑止の効果を高めるためであるが、これ等の解への2mドープは本発明の不可欠の要素ではない。

以上の構成のパッファ語の上に目的層である G a A s 層 15 がエピタキシャル形成されている。 該層は G a A s 集積回路の素子形成質取いは素子 分離用の半絶縁層となるものであるから、夫々の 使用目的に合わせた厚さであり、不純物がドープ されたものである。

第3回は本発明の第2の実施例の構造を示す断 関収式図である。以下、該図園を参照しながら説

この実施例で簡構造が上記実施例と異なるのは、 SI茲仮/バッファGaAs層間およびバッファ GaAs層/目的層間に介在するのがGaAsP となっている点である。GaAsPは格子定数が GaAsより小であるから、これに快まれたGa

更にその上には2nがドープされた In,Ga。
、Aa(0.01≤y≤0.15)間14が堆積形成されている。
この第2のInGaAs 格子定数も下地GaA
sの格子定数より大であるから、GaAs層13に
は、その上のInGaAs暦14によっても引張り
に対する応力が生じる。ここで第2のInGaA
s暦14の厚さは略80mmであるが、2つのInG
aAs層の組成と厚さが異なっているのはGaA
s 暦に生じる応力を大とするためであり、第2の
InGaAs層は格子定数差が小で転位が生じ難
いことから、その厚さを大とすることでGaA
a頭の応力を増大させているのである。

このようにして、G a A s 層 13が内包する応力は十分に大きいものとなっているので、下値である i n G a A s 暦 12から伝播した転位は核 G a A s 暦内で速やかに移動し、結合してループを形成したり扱いは消失することになる。そのため、上部の i n G a A s 暦 14に伝播する転位数は種少となる。

CaAs用13にZnかドープされているのは、

人s 層は上記実施例とは反対に圧縮力を受け、それに対する応力を内包するものとなっている。

 N_{2} ファ領域を形成する各層の組成は次の通りで、S1 基版上に堆積された第1 のG a A s 1 - 2 P = $(0.005 \le x \le 0.05)$ 層16 は 2 n 1 - 2

また、これら各層の厚さは上記実施例に類似したものでよいが、暦16はミスフィット転位が発生する程度に十分厚く、暦17及び暦18はミスフィット転位が発生しない範囲で十分な内部応力を生じる程度に厚く形成することが、本発明を効果あるものとするために要求される事項である。

(発明の効果)

以上説明したように、本発明に於けるバッファ 用視造は転位の伝播抑止に有効であり、目的間で あるCaAs層の欠陥密度は大幅に低減されたも

特別平3-36717(5)

のとなるので、本発明の半導体系版を使用することにより、特性 より優れた G a A s 集相回路が 変現することになる。

4 図頭の簡単な説明

第1図は本発明の作用を設明する図、 第2図は第1の実施例の構造を示す模式図、 第3図は第2の実施例の構造を示す模式図、 第4図は従来のバッファ循構造を示す模式図 あって、

図に於いて

1は51落板、

2は乳1のlaGsAs層、

3 はてn FープG a A a 層、

4 は第2の1nGaAs層、

5はG a A s 層、


6.7 以证位、


川はS1基板、

12は第1のInG a A s 局、

14は第2 InGaAs階、
15はGaAs階、
16は第1のGaAsP層、
17はGaAs層、
18は第2のGaAsP層、
21はSi基版、
22はGaAs層、
23は低温成長GaAs層、
24は何斜組成のGaAsP層
25はGaAsP/GaP超格子層、
26はGaAs/GaAsP超格子層である。

代理人 弗理士 井桁 貞一 行河里






本発明の作用を説明する题


	15	G » A » M
,	ı.) nGaAsi yi (Za)
. 13	2a 1	ープ GaAste
	12	Infalas (Za)
a.j.	П	S 1 # W

第1の実施例の構造を示す模式器 1987 - 2、1930

	15 G a A + 70
	18 SakaP NO (Zn)
n	ZaドープSaAsi
	15 GAAAP M (Za)
	11 SIEE

第2の実施例の構造を示す模式図 985 8 ESO







従来のパッファ暦初巻を示す模式型 1986 4 ESZ